80核架构与硅光芯片即将到来

Intel展示的80核处理器原型：Teraflop Research Chip

2008年10月，Intel公开展出首款80核处理器原型：Teraflop Research Chip，它也是Intel公司在“万亿级计算”研究领域内取得的新成果。在这次的研究日上，Intel的研究人员向我们进一步披露了这款芯片的详细信息(图3)。

图3 Teraflop Research Chip：Intel的万亿级研究芯片原型

从外观上看，Teraflop Research Chip封装和一般的x86处理器要大一些(图4)，但核心尺寸也只有275mm2，和指甲盖差不多大小；这款芯片内配置了80个处理器内核，默认频率下耗电量只有
62W，功耗甚至比目前许多桌面处理器低。当然，这个原型芯片内集成的仅是简单的浮点计算单元，因此芯片规模可以很小，仅作为研究和展示用途。

图4 Teraflop Research Chip处理器实物

Teraflop Research Chip的默认运行频率为3.16GHz，此时它可提供1.01Teraflops的浮点计算性能，芯片内部互连总带宽为1.62Terabits/s(也就是0.2TB/s)。如果将电压增加到1.2V，那么
Teraflop Research Chip的工作频率可以提高到5.1GHz，此时计算能力达到1.63Teraflop，不过功耗也猛增至175W。如加压至1.25V，芯片频率将进一步提升到5.7GHz，此时其计算性能为
1.81Teraflop，功耗则达到265W─虽然其计算性能非常强悍，但我们也可以看到随着频率增加，耗电量的增幅大于性能的增幅，估计高功耗也将成为Intel未来超多核计划的又一重大挑战。

图5 Teraflop Research Chip芯片的晶圆

在芯片布局方面，Teraflop Research Chip也非常特殊，它被设计成8×10结构的晶体管阵列，每个基本单元称为一个“块面(Tile)”，块面包括一个微小的内核(或者是计算单元)和一个路由器。其中，内核含有一些能够生成数据的简单指令，而路由器则负责与高速缓存和相邻块面的连接。

图6 Teraflop Research Chip演示平台，在巨大散热器下的就是
这个80核的原型处理器，整个平台通过特殊的IO与外界连接。系统
通过一台现有的普通PC来控制这个平台进行设定好的一些运算脚本

Teraflop Research Chip的每个内核都拥有256KB高速缓存，不过它并不是像常规处理器一样，以平面方式与CPU核心电路直接集成，而是基于硅核植入(Through silicon Vias)技术的3维堆叠式内存。这项技术的基本原理是将缓存芯片和CPU芯片叠放在一起，电源和I/O信号从内存穿过到达CPU；每个内核都与3维堆叠内存直接相连。Teraflop Research Chip的每个CPU内核都配备256KB SRAM高速缓存(累计有20MB)，CPU与SRAM间共有8490个连接点─由于每个内核都与3维堆叠缓存相连，系统同时满足了大容量和低延迟传输的要求。研究人员表示，该技术目前已在小批量生产中实现，下一步的研究计划是如何将这套方案推广到大规模量产的生产工艺，但我们相信该技术出现在商用产品中也只是一个时间问题(图5)。

图7 Teraflop Research Chip平台的演示：将不断晃动的视频
(摄影师骑在马上，左图)实时处理为稳定的视频画面(右图)

从数字上看，Teraflop Research Chip的计算能力堪比现在的顶级GPU，但实际上Teraflop
Research Chip的用途很有限，因为它的CPU内核还太简单，Intel的下一步目标是利用普通内核来代替当前设计的浮点单元，让Teraflop Research Chip具有进入商业应用的能力，但高功耗显然将会是
Intel要面临的第一个问题─Intel以两个措施来应对：一是让闲置的内核可以进入休眠状态，由此节省能源开销和发热量；二就是引入先进的半导体工艺，毕竟Teraflop Research Chip原型只是采用
65nm工艺制造，正式商用版本将采用32nm甚至22nm工艺，高功耗和发热问题可以得到较好的解决(图6、图7、图8)。

图8 Teraflop Research Chip平台演示海啸预测计算，
以前的计算平台需要一周才能预测，而现有平台仅需三天